接觸式IC卡接口原理與不同實現(xiàn)方式對比

　　如圖1所示，在t’a時間對IC卡的CLK加時鐘信號。I/O線路應在時鐘信號加于CLK的200個時鐘周期(ta)內被置于高阻狀態(tài)Z(ta 時間在t’a之后)。時鐘加于CLK后，保持RST為狀態(tài)L至少400周期(tb)使卡復位(tb在t’a之后)。在時間t’b，RST被置于狀態(tài)H。I/O上的應答應在RST上信號上升沿之后的400~40 000個時鐘周期(tc)內開始(tc在t’b之后)。
　　在RST處于狀態(tài)H的情況下，如果應答信號在40 000個時鐘周期內仍未開始，RST上的信號將返回到狀態(tài)L，且IC卡接口電路按照圖2所示對IC卡產生釋放。
(2)釋放過程
當信息交換結束或失敗時(例如，無卡響應或卡被移出)，接口電路應按圖2所示時序釋放電路：
◇RST應置為狀態(tài)L；
◇CLK應置為狀態(tài)L(除非時鐘已在狀態(tài)L上停止)；
◇VPP應釋放(如果它已被激活)；
◇I/O應置為狀態(tài)A(在td時間內沒有具體定義)；
◇VCC應釋放。

圖4

　　IC卡接口電路應能在表1規(guī)定的電壓范圍內，向IC卡提供相應穩(wěn)定的電流。
1.3 通過觸點向卡提供穩(wěn)定的時鐘
　　IC卡接口電路向卡提供時鐘信號。時鐘信號的實際頻率范圍在復位應答期間，應在以下范圍內：A類卡，時鐘應在1～5MHz；B類卡，時鐘應在1～4MHz。
　　復位后，由收到的ATR(復位應答)信號中的F(時鐘頻率變換因子)和D(比特率調整因子)來確定。
　　時鐘信號的工作周期應為穩(wěn)定操作期間周期的40%～60%。當頻率從一個值轉換到另一個值時，應注意保證沒有比短周期的40%更短的脈沖。

2 幾種實現(xiàn)方式的對比與分析
　　IFD內的IC卡讀寫芯片，按其與IFD內的CPU的通信方式進行分類，有并行通信、半雙工串行通信和I2C通信的讀寫芯片。圖3是一個基于三種不同通信方式讀寫芯片的通用IC卡讀寫器的原理示意。這個系統(tǒng)可以同時對6片IC卡進行操作，其中每一個IC卡讀寫芯片都可以驅動2片IC卡。應用系統(tǒng)可以根據(jù)實際情況合理選用其中的一種或多種讀寫芯片。
2.1 IC卡讀寫芯片的硬件對比分析
(1)通信方式為并行通信的CTS56I01
　　CTS56I01支持兩個符合ISO/IEC7816-3標準的T0和T1傳輸協(xié)議的IC卡。它采用并行的方式與IFD內的CPU通信；可以檢查到卡的插入與拔出，并自動產生激活與釋放時序。CTS56I01內部每個通道都有發(fā)送緩沖空、ATR超時、釋放檢測完成、TS沒有收到等10個獨立的中斷源，當CTS56I01內部的狀態(tài)發(fā)生變化時，可以產生中斷信號。系統(tǒng)通過P0口與CTS56I01的數(shù)據(jù)線相連，地址選擇用P2[2:0]，兩個中斷信號經過或門后接到89C51的INT0上。對IC卡的所有操作，只是對CTS56I01內部寄存器的讀寫操作，方便可靠。CTS56I01采用LQFP-32封裝，僅占很小的空間。
(2)通信方式為半雙工串行通信的WatchCore
　　WatchCore是握奇公司為了方便各種嵌入式設備與IC卡的通信開發(fā)而推出的一款IC卡讀寫芯片，硬件平臺采用ST7261單片機，內部掩膜有握奇公司對IC卡進行讀寫操作的全部程序；支持ISO/IEC 7816 T=0、T=1異步傳輸協(xié)議的各種智能卡，支持對Memory卡操作，支持雙卡頭操作，與接口CPU采用半雙工串行通信。系統(tǒng)用P1.1和P1.2模擬一個串口與WatchCore進行通信。WatchCore采用SO-20裝封，占PCB板很小的位置。

圖5

　　TDA8020是Philips生產的支持兩個獨立IC卡的讀寫芯片，IFD內的CPU采用I2C的方式向TDA8020發(fā)送命令和讀取狀態(tài)，通過TDA8020的I/OuC端口向IC卡發(fā)送和接收數(shù)據(jù)。它支持符合ISO/IEC7816-3 T=0、T=1標準的IC卡，也支持符合EMV3.1.1(Europay，MasterCard，VISA)標準的卡。與它Pin-to-Pin兼容的芯片還有ST公司生產的ST8020等。TDA8020有2個地址選擇引腳。本系統(tǒng)的地址引腳接地，兩個IC卡對應的地址分別為0x40和0x48。I2C的時鐘信號和數(shù)據(jù)信號分別由89C51的P1.3和P1.4進行模擬，IC卡的數(shù)據(jù)通道I/OuC連89C51的P1.5和P1.6。TDA8020也采用LQFP-32裝封。
2.2 IC卡讀寫芯片的軟件設計
2.2.1 通信方式為并行通信的CTS56I01
　　CST56I01只有3根地址線，內部卻有37個寄存器。其中有8個寄存器可以直接訪問，另外的29個寄存器要通過索引地址寄存器(IAR)來訪問。其訪問分為兩步：第一步是將要間接訪問的寄存器的地址寫到IAR寄存器中；第二步就是從數(shù)據(jù)寄存器(DR)中讀出數(shù)據(jù)或寫入數(shù)據(jù)到DR寄存器中，來完成對要間接訪問的寄存器的訪問。
下面的C51子程序是基于圖3的寫一個字節(jié)到要間接訪問的寄存器中的子程序。
#define SN2_IAR XBYTE[0x0000]
#define SN2_DR XBYTE[0x0100]
void WriteByteIndexed(BYTE bIndex, BYTE bData) {
P1.0=0;
SN2_IAR = bIndex;
SN2_DR = bData;
}
2.2.2 WatchCore的軟件設計
　　WatchCore是不帶硬件的UART，其串行通信是用軟件實時仿真的。通信速度采用9600bps；通信字節(jié)格式為1位起始位，8位數(shù)據(jù)位，1位偶校驗位，2位停止位。TXD與RXD電氣信號是標準的CMOS電平，可直接與TTL的電路相連。以下是通信時的數(shù)據(jù)包格式。
(1)命令包
命令包是IC卡讀寫器內的CPU發(fā)往WatchCore的數(shù)據(jù)，其包格式如下：
NADPCBLENDATABCC

NAD為卡頭選擇， NAD=0x00/0x12為主卡頭，NAD=0x13為從卡頭；
PCB與通信無關，CPU卡T=1時使用，PCB通常設置為0x00；
LEN為數(shù)據(jù)的字節(jié)長度(僅DATA段的字節(jié)數(shù))；
DATA為發(fā)送WactchCore或IC卡內的命令(命令參考ISO7816-4的標準)；
BCC為異或校驗字節(jié)(BCC段前的4段所有字節(jié)的異或和)。
(2)數(shù)據(jù)包
數(shù)據(jù)包是WatchCore 收到命令包后返回的數(shù)據(jù)，其包格式如下：
NAD* 是WatchCore把命令包中NAD字節(jié)的高低4位互換后的返回。例如，命令包發(fā)送NAD=0x12，WatchCore則返回NAD*=0x21；
其它各段與命令包相同。
通信舉例(以下數(shù)據(jù)都用十六進制表示)
對主卡進行復位
發(fā)送命令包如下：